Lumerical システム・スイートは、PIC設計・検証に特化したシステムレベルシミュレーション環境です。デバイスシミュレーション結果をコンパクトモデルとして抽出し、INTERCONNECT上で回路全体の性能（リンクバジェット／BER／Eyeなど）を高速に評価できます。 さらに CML Compiler によるモデル自動生成と、Photonic Verilog-A Platform による光電協調モデリング・設計資産化（モデル配布／IP化）により、PDKベースの設計フローを崩さずに、実装・検証・再利用を回します。
複雑化する光通信トランシーバ（400G/800G）、データセンター向けCo-packaged Optics（CPO）、LiDAR／センシングなどにおいて、デバイス → 回路 → システムの分断をなくし、見積・導入判断に必要な根拠（性能／マージン／ボトルネック）を設計段階で提示できます。
システム・スイートは、フォトニクス回路設計に必要な機能を統合的に提供します。
時間・周波数領域でのPIC回路解析。光-電気混載まで含め、システム指標を設計段階で収束。
デバイス特性を自動モデル化し、回路検証へ即投入。モデル作成の属人性を排除。
ファウンドリPDK対応。設計・検証結果を、テープアウトを見据えた形式で運用。
リンクバジェット／BER／Eye解析で信号品質を定量化。仕様策定・マージン設計に直結。
システム・スイートを構成する3製品の概要と主な用途をご紹介します。
PICの回路・システムシミュレータ。時間／周波数領域解析に加え、光-電気混載やBER等のシステム指標を用いて、アーキテクチャ比較と性能収束を高速化します。
デバイスシミュレーション結果からコンパクトモデルを自動生成し、PDKへ組込み。回路検証に必要なモデル整備を短縮し、プロジェクトの立上げ速度を上げます。
Verilog-Aベースでフォトニクス／光電協調モデリングを実現。回路検証だけでなく、モデルの配布・IP化による再利用と組織展開（資産化）を支援します。
システム・スイートは、複雑なフォトニクス回路・システムの設計において 特に効果を発揮します。
御社のPIC設計課題（モデル整備、PDK運用、BER/Eye評価、CPO/トランシーバ要件）に合わせて、導入可否が判断できる技術デモを実施します。設計フローと要件を整理したうえで、ライセンス構成（INTERCONNECT／CML Compiler／Photonic Verilog-A Platform）と見積の前提条件を提示します。
技術デモ：30〜60分｜オンライン対応｜専任エンジニアが対応