ホーム/製品/Ansys Lumerical/CML Compiler
ANSYS LUMERICAL
Lumerical CML Compiler：コンパクトモデルライブラリの生成
デバイス解析や測定の結果から、回路シミュレーションで使えるコンパクトモデルを生成します。素子ごとのモデルをライブラリにまとめ、設計チーム内で共有したり、ファウンドリPDKのモデルライブラリとして配布したりできます。
概要
解析結果を、再利用できるモデルに
Sパラメータのように、デバイス解析の結果をそのままINTERCONNECTに読み込める場合もあります。ただし条件ごとの生データのままでは再利用が利きません。設計チームで繰り返し利用するには、解析・測定データを回路シミュレーションで利用できるコンパクトモデルとして整理する必要があります。必要に応じて、寸法・温度・バイアス条件などをパラメータ化できます。
CML Compilerは、この変換を体系的に行います。デバイス解析や測定の結果をもとに、コンパクトモデルを生成し、ライブラリとしてまとめます。
ファウンドリがPDKを整備する際にも、社内でデバイスライブラリを標準化する際にも使われます。設計者ごとにモデルが違う状態を避けられます。
CML Compilerの利点
モデルとして再利用できることの効果
01
パラメータ化
寸法や動作条件を引数とするモデルを生成します。
02
ライブラリ化
複数の素子をまとめてライブラリ化し、PDKのモデルライブラリとして配布できます。
03
検証
生成したモデルと入力データの整合性を確認できます。
使いどころ
向く場合と、向かない場合
他の手法のほうが速く正確に解ける場面もあります。以下は選択の目安です。
CML Compilerを使う
- 社内のデバイスライブラリを標準化する
- ファウンドリPDKのモデルを整備する
- 解析・測定データを回路設計で再利用できる形にする
- 素子の寸法をパラメータとして扱いたい
- モデルのバージョンを管理する
別の手法を検討する
- 単発の回路解析 → INTERCONNECTにSパラメータを直接読み込む
- デバイス特性そのものの取得 → FDTD / MODE / CHARGE / HEAT
デバイス解析や実測の結果をコンパクトモデル化し、回路シミュレーションで再利用する流れ。
代表的な用途
どの分野で使われているか
社内標準化
設計チーム共通のデバイスライブラリ
入力と出力
何を与えると、何が得られるか
収集した測定・解析データに対して、回路シミュレータで使えるモデルが生成されます。
INPUT
何を用意すればよいか
| 解析結果・実測値 | FDTD、MODE、CHARGE、HEATの出力、または測定データ |
| パラメータ定義 | モデルの引数とする寸法・条件 |
| テンプレート | 素子種別ごとのモデル雛形 |
| 検証条件 | モデルの妥当性を確認する条件範囲 |
CML Compiler
コンパクトモデル生成
OUTPUT
何が得られるか
| INTERCONNECT用CML | INTERCONNECTで使用するコンパクトモデルライブラリ |
| ライブラリ | 複数素子をまとめた配布可能な形式 |
| QAテスト結果 | 元データとの比較や回帰、受動性・相反性などの検証結果 |
| Verilog-Aモデル | EDA環境で使うモデルとシンボル |
解析ワークフロー
実際の進めかた
モデルの精度が、元データの精度を超えることはありません。どこまで元データを揃えられるかが、ライブラリの質を決めます。
01
モデルの元データを集める
実測値、またはFDTD・MODE・CHARGE・HEATの解析結果を素子ごとに集めます。導波路、Sパラメータ、電気位相シフタ、熱位相シフタには自動データ収集ワークフローが用意されています。
02
ライブラリのひな形を作る
テンプレートからライブラリのソースディレクトリを生成し、素子ごとに適したモデルを選びます。
03
データを検証してビルドする
検証コマンドでデータの過不足と書式を確認し、INTERCONNECT用のCMLとPhotonic Verilog-Aモデルを、同じ元データから生成します。Photonic Verilog-AはCadence Virtuoso向けとSynopsys OptoCompiler向けのいずれかを選んで生成します。対応リリースと動作環境は最新のシステム要件をご確認ください。
04
QAテストを実行する
入力データとの一致、回帰、受動性・相反性、周波数領域と時間領域の整合などを、フォトニックモデルに応じて自動で検証します。
05
配布する
ライブラリをバージョン管理して配布します。INTERCONNECTでは暗号化されたCMLをDesign Kitsから導入し、EDA環境ではライブラリ定義とインクルードファイルを読み込みます。
よくあるご質問
CML Compilerについてよくいただく質問
導入前によくいただく質問をまとめました。
どのような素子に対応していますか。
受動素子から能動素子まで、素子種別ごとのテンプレートが用意されています。カスタムモデルの定義も可能です。
生成したモデルの妥当性はどう確認しますか。
素子ごとにQAテストベンチが生成され、入力データと生成モデルの応答を設定した許容範囲で比較できます。フォトニックモデルに応じて、回帰や受動性・相反性などの検証も行われます。精度の基準になるのは与えた元データなので、データが及ばない条件での精度は確認できません。
ファウンドリ以外でも使いますか。
使います。社内で複数の設計者が同じ素子を扱う場合、モデルを統一しておくと結果の比較が意味を持ちます。
既存のPDKと併用できますか。
可能です。ただし、使用するシミュレーション環境とモデル形式の互換性を確認する必要があります。INTERCONNECTでは、既存のCMLと自社生成したINTERCONNECT用CMLを同じ回路で利用できます。Photonic Verilog-Aを既存のファウンドリPDKと併用する場合は、対象PDKのモデル形式やポート規約への対応を確認してください。なお、INTERCONNECTのコンパクトモデルとPhotonic Verilog-Aモデルを同一回路内で光学的に接続することはできません。
日本語サポートとトレーニング
解析設定から結果の妥当性の判断まで、ご相談いただけます。実際に操作するハンズオン形式のトレーニングもご用意しています。
サポート →
トレーニング →
ご相談前にお知らせいただけると助かること
- 対象波長と材料
- デバイス構造とおおよその寸法
- 評価したい特性と目標値
- 既存の解析データや測定結果の有無
- 想定しているスケジュール
お伝えいただけない情報があっても構いません。差し支えのない範囲で結構です。
解きたい課題で、実際に動かしてみてください
デモではお客様の対象に近い題材を使います。必要な構成と所要時間の目安もその場でお伝えできます。