設計・解析ガイド

大規模リング共振器の最適解析手法：フル解析の限界と分割アプローチ

半径の大きいリング共振器は、全体をFDTDで解析すると計算量が過大になります。本記事では、varFDTDによる負荷低減の適用範囲と限界を示したうえで、結合部のSパラメータをFDTDで、曲げ導波路をFDEで求め、INTERCONNECTで回路として統合する分割解析の手順を解説します。

半径の大きなリング全体をFDTDなどでシミュレーションすると、計算量が膨大になることがあります。しかしながら、いくつか方法はあります。

varFDTD（2.5次元ソルバー）による計算負荷の低減と注意点

Lumerical FDTDの代わりにLumerical MODEのvarFDTDソルバー(参照 )を用いるのが、このような大きなリングをシミュレーションするための一つの方法でしょう。

この2.5次元ソルバーは，2次元計算と同程度の計算負荷で3次元の平板構造を計算することができます。varFDTDを用いたリング共振器のシミュレーション例も用意されています。

この例を用いてシミュレーションを開始する前には、メモリの容量を確認してシミュレーションに必要な計算領域がPCに十分残されているかどうか確認してください。

また、このような大きなリングを解析するのにはシミュレーション時間を長くする必要があることにも注意が必要です。デフォルトの1000fsでは短いでしょう。
しかしながら、さらに大きなリング共振器をシミュレーションしたい場合は、varFDTDを用いるのは最適とはいえません。

さらに大きなリング共振器を扱う場合、FDTDやvarFDTDでは事足りません。その場合、リング共振器デバイスをいくつかの要素に分けてシミュレーションを行い、得られたそれぞれのデータ
をLumerical INTERCONNECTにインポートしてシステムシミュレーションとして扱うのをお勧めします。

まず以下のスクリーンショットのように、リング部のシミュレーションを行います。これは、結合領域の散乱行列を得るためのシミュレーションです。

結合部（リング全体よりもずっと小さな領域）のみをシミュレーションしているので、FDTDで十分扱うことができるでしょう。FDTDで結合部が大きい場合は、varFDTDで初期パラメータをある程度最適化し、最終確認としてFDTD法を使用することを検討してもよいかもしれません。

FDEソルバーを用いて曲げ導波路をシミュレーションします。このシミュレーションでは、実行屈折率や郡屈折率さらには損失などの導波路特性を返すことができます。

結合部の散乱行列と各要素の導波路特性が得られれば、それらをLumerical INTERCONNECTにインポートしてシステムシミュレーションを行うことができます。

このシミュレーションは正確であるだけでなく、Lumerical FDTDなどを用いてリング共振器全体を解析するより大幅に時間短縮が可能です。

リングが変調器である場合、関連する例があります。

製品・解析ソフトウェア

解析技術

ソリューション

各アプリケーションの設計フロー構築や、解析モデルの妥当性評価について、専門エンジニアが実務に即してご相談に応じます。